Электронный каталог НБ БНТУ

rus
Научная библиотека БНТУ
Режим работы: Пн-Пт.
- читальные залы с 9:00 до 20:00
- абонементы с 9:00 до 19:00
Сб. с 9:00 до 16:45. Вс. - выходной.
Адреса: г. Минск, ул. Я. Коласа, 16 (читальные залы)
пр. Независимости, 65 (абонементы и читальные залы)

ОНЛАЙН-ЗАКАЗ книг из каталога

ФИЛИАЛЫ

КНИГООБЕСПЕЧЕННОСТЬ

Поиск :

  • Новые поступления
  • Простой поиск
  • Расширенный поиск

  • Авторы
  • Издательства
  • Серии
  • Тезаурус (Рубрики)

  • Учебная литература:
    • По дисциплинам
    • По специальностям
    • По специализациям
    • По кафедрам
    • Список дисциплин

  • Информация о фонде
  • Помощь

Личный кабинет :


Электронный каталог: Klimiankou, Y.I. - Translation lookaside buffer management 

Klimiankou, Y.I. - Translation lookaside buffer management 

Translation lookaside buffer management 
Статья
Автор:
Klimiankou, Y.I.
Системный анализ и прикладная информатика: Translation lookaside buffer management 
Управление буфером ассоциативной трансляции
б.г.
ISBN отсутствует

полный текст

На полку На полку


Статья

Klimiankou, Y.I.
Translation lookaside buffer management  = Управление буфером ассоциативной трансляции / Y. I. Klimiankou // Системный анализ и прикладная информатика / гл. ред. Сергей Васильевич Харитончик; учредитель Белорусский национальный технический университет (Минск). – 2019. – №4. – P. 20-24. – Режим доступа : https://rep.bntu.by/handle/data/62316. – На англ. яз.

This paper focuses on the Translation Lookaside Buffer (TLB) management as part of memory management. TLB is an associative cache of the advanced processors, which reduces the overhead of the virtual to physical address translations. We consider challenges related to the design of the TLB management subsystem of the OS kernel on the example of the IA-32 platform and propose a simple model of complete and consistent policy of TLB management. This model can be used as a foundation for memory management subsystems design and verification.
В данной статье основное внимание уделяется управлению Буфером Ассоциативной Трансляции (БАТ) как одному из основных разделов управления памятью в компьютерных системах. БАТ является ассоциативным кешем, включаемым в состав развитых микропроцессоров, для сокращения накладных расходов на отображение адресов виртуального адресного пространства на адреса физического адресного пространства. В предлагаемой работе рассматриваются вопросы, связанные с проектированием подсистемы управления БАТ в ядрах операционных систем на примере платформы IA-32, и предлагается простая модель полной и целостной политики управления БАТ. Предлагаемая модель может быть применена как в качестве основы для проектирования подсистем управления памятью в ядрах операционных систем, так и для верификации таких подсистем в уже существующих ядрах ОС.

004.451.3

общий = БД Техника
общий = УПРАВЛЕНИЕ ПАМЯТЬЮ
общий = АССОЦИАТИВНАЯ ПАМЯТЬ

Привязано к:

Отобрать для печати: страницу | инверсия | сброс | печать(0)
Системный анализ и прикладная информатика
Доступно
 1 из 2
Выпуск

Системный анализ и прикладная информатика №4
БНТУ, 2019 г.
ISBN отсутствует
ОПИ


На полку На полку


© Все права защищены ООО "Компания Либэр" , 2009 - 2025  v.20.121